홍라이프 계산기MOSFET 문턱 전압 계산기 쉽게 이해하기 — 개념과 원리
이 계산기는 기판 도핑, 게이트 산화막 두께, 게이트 재료, 고정 산화막 전하, 기판 바이어스로 긴 채널 실리콘 MOSFET의 문턱 전압을 추정합니다. 평탄대 전압, 벌크 페르미 전위, 산화막 정전 용량, 공핍 전하 항, 기판 효과 계수, 최대 공핍층 폭도 보여 주어 반도체 소자 수업에 쓰입니다.
계산 방법
NMOS: V_T = V_FB + 2|φ_F| + √(2 ε_Si q N_A × 2|φ_F|) ÷ C_ox
|φ_F| = (kT/q) ln(N_A ÷ nᵢ), C_ox = ε_ox ÷ t_ox
V_FB = φ_기판 − φ_게이트 − Q_f ÷ C_ox
기판 효과: ΔV_T = γ (√(2|φ_F| + |V_SB|) − √(2|φ_F|)), γ = √(2 ε_Si q N) ÷ C_ox
- 상수: nᵢ = 1.0 × 10¹⁰cm⁻³, ε_Si = 11.7 ε₀, ε_ox = 3.9 ε₀, T = 300K, 폴리실리콘 게이트는 진성 실리콘 대비 ±0.55V입니다. PMOS는 부호가 반대입니다.
원리
NMOS를 켜려면 게이트가 p형 기판 표면에 전자를 충분히 끌어모아, 표면이 벌크가 p형인 정도만큼 n형이 되게 해야 합니다. 이 강반전 조건은 표면 전위가 2|φ_F|만큼 휠 때입니다. 필요한 게이트 전압은 일함수 차와 산화막 전하를 상쇄하는 평탄대 전압, 그 띠 휨, 그리고 공핍 전하를 지탱하는 산화막 양단 전압의 합입니다. 역방향 기판 바이어스는 공핍층을 넓혀 전하를 늘리므로 V_T를 높입니다.
예제 풀이
기본값인 NMOS, N_A = 10¹⁷cm⁻³, t_ox = 10nm, n+ 폴리 게이트, N_f = 1 × 10¹⁰cm⁻², V_SB = 1V로 계산합니다.
- |φ_F| = 0.025852 × ln(10⁷) = 0.417V, C_ox = 3.9 ε₀ ÷ 10nm = 345.3fF/µm²입니다.
- V_FB = −0.417 − 0.55 − 0.005 = −0.971V입니다.
- 공핍 항 = 0.482V, V_T = −0.971 + 0.833 + 0.482 = 0.344V입니다.
- γ = 0.528V^½, 기판 바이어스 1V에서 V_T = 0.576V입니다.
- 최대 공핍층 폭 = 103.8nm, kT/q = 25.85mV입니다.
| 게이트 산화막 두께 tox (nm) | 문턱 전압 VT (V) |
|---|---|
| 2.5 | -0.014 |
| 5 | 0.105 |
| 7.5 | 0.224 |
| 10 | 0.344 |
| 12.5 | 0.463 |
| 15 | 0.582 |
| 20 | 0.821 |
결과 해석
도핑이 높거나 산화막이 두꺼우면 V_T가 높아지고, 게이트 재료는 평탄대 전압을 통해 V_T를 옮깁니다. 소스가 접지보다 높은 곳에 있는 직렬 트랜지스터에서는 기판 효과가 중요합니다. 최신 짧은 채널 소자는 다르게 동작하므로 이 값은 긴 채널 추정값으로 보십시오.
흔한 실수
- PMOS에 부호 규칙을 잘못 적용하는 경우
- 상수에서 cm와 m 단위를 섞는 경우
- 산화막 전하 항을 빠뜨리는 경우
- 나노미터 크기 소자에 긴 채널 식을 쓰는 경우
자주 묻는 질문
도핑이 높으면 문턱 전압이 오르는 이유는 무엇입니까?
지탱해야 할 공핍 전하가 많아지고 2|φ_F|도 커지기 때문입니다.
기판 효과는 무엇입니까?
소스가 기판보다 높은 전위에 있을 때 문턱 전압이 커지는 현상입니다.
게이트 재료는 왜 중요합니까?
일함수가 평탄대 전압을 정하기 때문입니다.
강반전은 무엇입니까?
표면 전자 농도가 벌크 정공 농도와 같아지는 상태로, 띠가 2|φ_F|만큼 휠 때로 정의합니다.
출처: MIT OpenCourseWare 6.012 Microelectronic Devices and Circuits (Spring 2009), Lecture 7